## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-232577

(43)Date of publication of application: 14.09.1990

(51)Int.Cl.

G01R 31/318 G01R 31/26 H03K 19/00 H03K 19/0175

(21)Application number : 01-051963

(71)Applicant : OKI ELECTRIC IND CO LTD

(22)Date of filing:

06.03.1989


(72)Inventor: TANOI SATOSHI

## (54) OUTPUT CIRCUIT

## (57)Abstract:

PURPOSE: To enable fast operation with a reduction in the number of elements by building a circuit having a diver control circuit, two compound gates and an output means.

CONSTITUTION: This circuit is made up of a driver control circuit 10 comprising two input NANDs, two compound gates 21 and 22, an inverter 23, and an output drive circuit 20 comprising PMOS and NMOS transistors Tr 24 and 25. Then, at a normal mode, the circuit 10 outputs a tristate control signal DOE by inversion and two gates 21 and 22 also output output signals by inversion separately. According to the signals, any one state of a high level HL, a low level LL and a high impedance HI is outputted. At a test mode, the circuit 10 outputs a HL state, the gate 21 a LH state and the gate 22 a HL state separately. An output means outputs any one of the HL, LL and HI according to the states of test control signals Q, R and S. A circuit thus arranged allows a very small number of elements— 18 of transistors— and an output signal Din only passes through a double stage gate thereby enabling fast operation.



① 特許出願公開

# ◎ 公 開 特 許 公 報 (A) 平2-232577

@Int. Cl. 5

の出願人

識別記号 庁内整理番号

❸公開 平成2年(1990)9月14日

G 01 R 31/318 31/26

31/26 H 03 K 19/00 19/0175 G 8606-2G B 8326-5 J

> 6912-2G G 01 R 31/28 8326-5J H 03 K 19/00

101 J

審査請求 未請求 請求項の数 1 (全8頁)

の発明の名称 出力回路

②特 願 平1-51963

20出 願 平1(1989)3月6日

**@発明者 田野井 聡** 

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号

四代 理 人 弁理士 鈴木 敏明

明 細 書

1. 発明の名称

出力回路

#### 2. 特許請求の範囲

トライステート料御信号及び第1のテスト制御信号が入力され、ノーマルモードのときは、 抜トライステート制御信号を反転出力し、テストモードのときは、ハイレベルの状態を出力するドライバ制御回路と、

内部論理回路からの出力信号、前記ドライバ制御回路の反転出力信号及び第2のテスト制御信号が入力され、ノーマルモードのときは、出力信号を反転出力し、テストモードのときは、ローレベルの状態を出力する第1の複合ゲートと、

前記出力信号、前記ドライバ制御回路の出力信号及び第3のテスト制御信号が入力され、ノーマルモードのときは、該出力信号を反転出力し、テストモードのときは、ハイレベルの状態を出力する第2の複合ゲートと、

前記第1の複合ゲート及び前記第2の複合ゲー

トの出力が入力され、ノーマルモードのときは、 前記出力信号及び前記トライステート制御信号に 応じて、ハイレベル、ローレベル及びハイイン ーダンスのうち、いずれか一つの状態を出力しに テストモードのときは、前記第1のテスト制御信号 み、前記第2のテスト制御信号及び前記第3のテスト制御信号の状態に応じて、ハイレベル、ローレベル及びハイインピーダンスのうち、いずれか 一つの状態を出力する出力手段と、

を窺えたことを特徴とする出力回路。

3. 発明の詳細な説明

[ 虚 素 上 の 利 用 分 野 ]

本発明は半導体集積回路の出力回路に関し、さらに詳しくは直流テストを容易にする機能を備えた出力回路に関する。

[従来の技術]

一般に、半導体集積回路は相互に接続された人力回路、内部論理回路及び出力回路から構成されている。

この半導体集積回路のテストとしては、内部論

直流テストは全く別に新たに内部論理回路の状態を設定する手順が必要なので、機能テストとは手順を削けて別に行なう。

なお、直流テストはテストする装置の制約等から一つの出力回路毎に行ない、一つの出力回路の テストに数mm 程度を要する。

ところで、内部論理回路が高集積化、複雑化した今日においては、出力回路がテスト用の論理レベル、即ちハイレベル『H』、ローレベル『L』 及びハイインピーダンス『2』等を出力するよう

『H』)のときはテスト専用出力信号TD<sub>in</sub>を接続 端子Qに出力する。

なお、接続端子Qは接続端子Cがハイインピーダンスでない状態のときに、ローレベル『L』の状態又はハイレベル『H』の状態を切り換える信号を入力する端子である。

出力ドライバ制御回路 50は NOR 51及び 52から構成されており、テスト制御信号 TOE及びリセット信号 RST に基づいて、接続端子 C からトライステート制御信号 DOEをそのまま出力し、又はトライステート制御信号 DOEと 無関係に ハイレベル『H』又はローレベル『L』を出力するかを制御する。

出力ドライブ回路 80は N A N D 81、 82、 インバータ 82、 NMOSトランジスタ 84及び NMOSトランジスタ 85から構成されており、 選択回路 40及び出力ドライバ制御回路 50の制御に従って、出力端子 OUTにハイレベル『耳』、ローレベル『L』又はハイインピーダンス『2』の3 状態のうち、いずれか一つの状態を出力する。即ち、出力ドライブ回路

に、内部論理回路の状態を設定するためには、多 くのクロック信号及び複雑な手順が必要になって いる。

この結果、直流テストに要する時間が非常に長くなってしまう。そのため、内部論理回路の状態 に拘らず、出力回路を任意の論理レベルに設定で きる出力回路が提案されている。

第2図は特開昭 62-269418 号公報に記載されている出力回路の画路図である。この出力回路は選択回路 40、出力ドライバ 制御回路 50及び出力ドライブ回路 60から構成されている。

選択回路 40はトライステートインバータ 41、42及びインバータ 43から構成されており、テスト制御信号 TOEの制御により、内部論理回路(図示せず)からの出力信号(以下、単に出力信号という) Tin及びテスト専用出力信号 TDinのうち、いずれか一方を出力する。選択回路 40はテスト制御信号 TOEがハイレベル『H』(又は、ローレベル『L』)のときは出力信号 Tinを、テスト 制御信号 Topがローレベル『L』(又はハイレベル

80はトライステート出力回路である。

このように、従来の出力回路は出力信号 D<sub>1n</sub>及びトライステート制御信号 D<sub>08</sub>を選択回路 40及び出力ドライバ制御回路 50を介して出力ドライブ回路 80に出力するので、内部論理回路の状態に施らず、3本のテスト信号線TD<sub>1n</sub>、T<sub>08</sub>及び RST により直接、出力ドライブ回路 80の出力端子 OUT をハイレベル『H』、ローレベル『L』又はハイインピーダンス『Z』の状態に設定できる。

## 【発明が解決しようとする課題】

しかし、上記構成の従来の出力回路は全部で 84個の NOS トランジスタから構成されている。即ち、トライステートインバータ 41及び 42が 4個、 NAND 61、 62が 3個、 インバータ 63、 64が 4個、 出力トランジスタ 65及び 86が 1個の NOS トランジスタからそれぞれ構成されている。このため、出力回路の構成が複雑になるという問題点があった。

なお、トライスチートインパータ 41及び 42を第 3 図に示すように素子数の少ないクロックド・イ ンパータでそれぞれ実現するものとして、出力回 路の素子数を数えた。

このように出力回路を構成する素子数が多いことは、特に多数の入出力回路から構成されている ゲートアレイ等において、集積度の向上を妨げ、 又歩留まりを低下させる要因になる。

さらに、出力信号 D<sub>in</sub>は出力端子 out に到達するまでに、4 数のゲートを通るので、実際に出力回路を動作させるときに、動作速度が遅くなるという問題点があった。

本発明は上記問題点を解決するためになされた もので、素子数が少なく、高速動作が可能な、デストが容易にできる出力回路を提供することを目 的とする。

[課題を解決するための手段]

本発明に係る出力回路は、トライステート制御信号及び第1のテスト制御信号が入力され、ノーマルモードのときは、トライステート制御信号を反転出力し、テストモードのときは、ハイレベルの状態を出力するドライバ制御回路と、内部論理

ドライバ制御回路がトライステート制御信号を反転出力し、第1の複合ゲート及び第2の複合ゲートが出力信号を反転出力し、出力手段が出力信号及びトライステート制御信号に応じて、ハイレベル、ローレベル及びハイインピーダンスのいずれか一つの状態を出力する。

又、テストモードの場合、ドライバ制御回路が ハイレベルの状態を出力し、第1の複合ゲートが ローレベルの状態を出力し、第2の複合ゲートが ハイレベルの状態を出力し、出力手段が第1のテ スト制御信号、第2のテスト制御信号及び第3の テスト制御信号の状態に応じて、ハイレベル、ロ ーレベル及びハイインピーダンスのいずれか一つ の状態を出力する。

[実施例]

以下、本発明の一実施例を添付図面を参照して詳細に説明する。

第1 図は本発明の一実施例に係る出力回路の回路図である。本実施例に係る出力回路は第1 図に示すように、ドライバ制御回路10及び出力ドライ

回路からの出力信号、ドライバ制御回路の反転出 力信号及び第2のテスト制御信号が入力され、ノ ーマルモードのときは、出力信号を反転出力し、 チストモードのときは、ローレベルの状態を出力 する第1の複合ゲートと、出力信号、ドライバ制 御回路の出力信号及び第3のテスト制御信号が入 力され、ノーマルモードのときは、出力信号を反 転出力し、テストモードのときは、ハイレベルの 状態を出力する第2の複合ゲートと、複合ゲート 及びの出力が入力され、ノーマルモードのときは、 出力は号及びトライステート制御信号に応じて、 ハイレベル、ローレベル及びハイインピーダンス のうち、いずれか一つの状態を出力し、テストモ ードのときは、第1のテスト制御信号、第2のテ スト制御信号及び第3のテスト制御信号の状態に 応じて、ハイレベル、ローレベル及びハイインピ . ーダンスのうち、いずれか一つの状態を出力する 出力手段とを備えている。

[作用]

上記課成の出力回路は、ノーマルモードの場合、

プ回路20から構成されている。

ドライバ制御回路10は2入力NANDにより構成されており、一方の入力にトライステート制御信号D<sub>OE</sub>が、他方の入力にテスト制御信号Qがそれぞれ入力される。

ドライバ制御回路 10はテスト制御信号 Q がハイレベル『耳』のときは、トライステート制御信号 D OEを反転して接続増子でに出力し、テスト制御信号 Q がローレベル『L』のときは、トライステート制御信号 D OEに無関係に、ハイレベル『H』を接続端子でに出力する。

ドライバ 制御 回路 20は 複合 ゲート 21、 22、 イン パータ 23、 PNOSトランジスタ 24及 び NMOSトランジ スタ 25から 構成されている。

複合ゲート 21は 2 入力 A N D 及び 2 入力 N O R を接続した構成になっており、一方の入力端子 a 1 に出力信号 D 1 n が入力され、他方の入力端子 a 2 にインバータ 23を介してドライバ制御回路 1 0 の状態が入力される。さらに、制御端子 b 1 にテスト制御信号 R が入力される。

## 特開平2-232577(4)

又、複合ゲート 22は 2 入力 O R 及び 2 入力 N A N D を接続した構成になっており、一方の入力端子 c 1 に出力信号 D inが入力され、他方の入力端子 c 2 にドライバ制御回路 10の状態が入力される。 さらに、制御端子 d i にテスト制御信号 S が入力される。

第4 図及び第5 図は複合ゲート 21及び 22の回路図である。なお、これらの回路の動作は周知であるので、その説明は省略する。第4 図及び第5 図に示すように、複合ゲート 21はローレベル『L』のテスト制物信号 R を入力にすることにより、 N A N D として動作し、複合ゲート 22はハイレベル『H』のテスト制御信号 S を入力にすることにより、 N O R として動作することになる。

第6図はテスト制御信号Q、R及びSを出力するテスト制御信号発生回路の回路図である。このテスト制御信号発生回路は2本のテスト制御人力信号TESTO、TESTIによってテスト制御信号Q、R及びSを発生する。

第1表はテスト制御信号発生回路の真理値表で

上述したテスト制御信号発生回路を一つ設けることにより、複数の出力回路を接続して同時に制御できるので、集積回路全体の素子数が著しく増えるということがなく、テストの制御をより単純な信号の組み合わせで行なうことができる。

PMOSトランジスタ 24及 び NKOSトランジスタ 25は それぞれゲート電極に複合ゲート 21の出力 n<sub>1</sub>及 び複合ゲート 22の出力 n<sub>2</sub>が接続されており、出 力 n<sub>1</sub>及び n<sub>2</sub>により、それぞれオン・オフ動作 をする。

又、PMOSトランジスタ24のソース電極は電源電 圧 V ccに、 NMOSトランジスタ25のソース電極は接 地電位 GND にそれぞれ接続されている。

さらに、PMOSトランジスタ24及びNMOSトランジスタ25はドレイン電極が出力端子out にそれぞれ後続されている。出力端子out は出力回路が良品であるか否かを示す信号を出力する。

なお、第1図に示した出力回路はドライバ制御 回路10、複合ゲート21を構成するPMOSトランジス タ28、NMOSトランジスタ27及び複合ゲート22を構 ある。なお、テスト制御入力信号TESTO 、TESTI の各条件に対応する出力回路の動作状態も併せて 示す。

第 1 表

入力	信号	出力信号			出力回路の 助 作 状 憩
TESTO	TEST1	Q	R	s	
н	H	н	L	н	通常動作
н	L	L	н	H	ハイレベルテスト
L	н	L	L	L	ローレベルテスト
L	L	L	Ĺ	H	ハイインピーダンステスト

成するPHOSトランジスタ28、NMOSトランジスタ29 がテスト制御回路として動作する。

次に、第1図に示した出力回路の動作について、 第2表の異理値表を参照して説明する。

額 2 歩

入为信号		テスト制御信号			<b>複合ゲートの出力</b>		出力	動作状態
Din	DOE	Q	R	5	n <sub>1</sub>	n <sub>2</sub>	out	
н	н	H	L	Н	L	L	н	
L	Ħ	н	L	н	н	н	L	通常動作
×	L	н	L	н	н	L	z	
×	×	L	н	н	L	L	H	ハイレベルチスト
×	×	L	L	L	н	н	L	ローレベルテスト
×	×	L	L	н	н	L	z	ハイインピー ダンステスト

まず、通常の出力回路として動作する場合について説明する。

第2表の真理値表に示すように、テスト制御信号Q、R及びSがそれぞれハイレベル『H』、ローレベル『L』及びハイレベル『H』のときは、出力回路は通常動作状態になる。

従って、トライステート制御信号 D<sub>OB</sub>がハイレベル『H』のときは、内部論理回路の出力信号 D<sub>in</sub>の論理レベルと出力 OUT の論理レベルとは同じになる。

又、トライスチート制御信号 D<sub>OE</sub>がローレベル 『L』のときは、出力 OUT はハイインピーダンス になる。

次に、出力回路をテストする場合の動作につい て说明する。

増子Qがローレベル『L』になると、増子ではトライステート制御信号D<sub>OE</sub>の動理レベルに関わりなくハイレベル『H』になり、出力回路がテスト状態になる。

まず、テスト制御信号R及びSがともにハイレ

従って、出力OUT はローレベル『L』になり、ローレベル『L』のテストができる。

次に、テスト制御信号R及びSがそれぞれローレベル『L』及びハイレベル『H』になると、複合ゲート21は a 1 及び a 2 を入力とする 2 入力 N A N D として動作するとともに、複合ゲート22は c . 及び c . をひ c . を入力とする 2 入力 N O R として

 $c_1$  及び $c_2$  を入力とする2入力NORとして 動作する。

端子でがハイレベル『H』になっているので、 複合ゲート 21 は内部論理回路の出力信号 D<sub>in</sub>の論 種レベルに関係なく、出力 n<sub>i</sub> がハイレベル『H』 になる。又、複合ゲート 22 は出力 n<sub>2</sub> がローレベ ル『L』になる。

従って、出力OUT はハイインピーダンス「Z」になり、ハイインピーダンス「Z」のテストができる。

このように、 複合ゲート 21及び複合ゲート 22は 端子での 論理 レベルにより、 出力 n<sub>1</sub> 及び n<sub>2</sub> の 論理 レベルが決まり、 出力 回路 はテスト 機能がな いトライスチートドライブ 回路 と同じ動作をする ベル『日』のときは、複合ゲート 21は出力信号 D inに無関係に、出力 n i がローレベル『L』になり、PMOSトランジスタ 24がオンになる。

従って、出力OUT はハイレベル『H』になり、 ハイレベル『H』のテストができる。

次に、テスト制御信号R及びSがともにローレベル『L』のときは、複合ゲート 21は入力を a i 及び a 2 とする 2 入力 N A N D として動作することになり、入力 a 2 がローレベル『L』なので、出力信号 D inに無関係に出力 n 1 が ハ イ レ ベル 『H』になり、PMOSトランジスタ 24はオフになる。又、複合ゲート 22は入力 c 2 がハイレベル 『H』なので、出力信号 D inに無関係に出力 n 2 がハイレベル『H』なので、出力信号 D inに無関係に出力 n 2 がハイレベル『H』になり、NHOSトランジスタ 25がオンになる。

ことになる。

上述したように、出力回路はテストのときは、 内部論理回路に対して完全に独立し、テスト制御信号Q、R及びSによりハイレベル『H』、ローレベル『L』及びハイインピーダンス『Z』の各状態のテストができる。

なお、本実施例に係る出力回路は18トランジスタで構成され、32トランジスタで構成されている 従来の出力回路に比べて衆子数が大幅に減少して

又、出力信号 D<sub>in</sub>は 2 良のゲートを通るだけで 出力端子 OUT に到達するので、 4 良のゲートを過 る従来の出力回路に比べて高速動作が可能にな

ところで、出力回路のテストを容易にするためには、NNOSトランジスタ 24及び PMOSトランジスタ 25をトライステート 制御信号 D<sub>OB</sub>及 び 出 力 信 号 D<sub>In</sub>とは無関係にオン・オフできればよいことになる。

従来の出力回路は第2図に示すように、テスト

をしている間に出力ドライブ回路 80の接続端子 Q 及び C をトライステート 制御信号 D OE及び出力信号 D in とは無関係に強制的にハイレベル『E』 及びローレベル『E』にすることにより、NMOSトランジスタ 86をオン・オフしていた。

このため、トライステート制御信号D<sub>OE</sub>が接続 端子Cに、出力信号D<sub>IR</sub>が接続端子Qに、それぞれ到達するまでに2段以上の論理ゲート、選択回路等素子数の多い回路を通っていた。

本発明では、出力ドライブ回路 60の 接続端子でをテストをしている間、強制的にローレベル『L』にしておくと、 PMOSトランジスタ 84及び NMOSトランジスタ 85はいずれもオフになることを利用して、接続端子での直前及び各トランジスタ 84、 85のゲート電極の直前の 3 か所にテスト制御信号 R、 S及び T により制御されるテスト制御回路を設けている。

テスト制御回路を設けることにより、PMOSトランジスタ84のゲートと2入力NANDとの間に設

取が第1のテスト制御信号、第2のテスト制御信号、第2のテスト制御信号の状態に応じて、ハイレベル、ローレベル及びハイインピーダンスのいずれか一つの状態を出力するようにしたので、常子数が少なく、高速動作が可能な、テストが容易にできる出力回路が得られるという効果を奏する。

### 4. 図面の簡単な説明

第1回は本発明の一実施例に係る出力回路の回路図、第2回は従来の出力回路の回路図、第3回は第2回に示したバスドライバの回路図、第4回及び第5回は第1回に示した出力回路に入力するテスト制御信号を発生する回路の回路図である。


10… ドライバ制御回路、20… 出力ドライブ回路、 21、22… 複合ゲート、28… インバータ、24… PMOS トランジスタ、25… NMOSトランジスタ。 けられたテスト制御回路は、ハイレベル『H』の チストのときに、PMOSトランジスタ 84のゲートを 強制的にローレベル『L』にするだけでよいこと になる。

即ち、強制的にハイレベル『日』及びローレベル『L』にする必要がないので、各テスト制御回路が簡単な構成になり、素子数を減らすことができるのである。


#### 「発明の効果]

以上説明したように本発明によれば、ノーマルモードの場合、ドライバ制御回路によるトライステート制御信号を反転出力、第1の複合ゲート及び第2の複合ゲートによる出力信号の反転出力により、出力手段が出力信号及びトライステート制御信号の応じて、ハイレベル、ローレベル及びハイインピーダンスのいずれか一つの状態を出力し、


又、チストモードの場合、ドライバ制御回路に よるハイレベルの状態の出力、第1の複合ゲート によるローレベルの状態の出力、第2の複合ゲー トによるハイレベルの状態の出力により、出力手



本発明の一美Mが 第 1 図




複合ゲート 11 の回路 第 4 図




複合ゲート 12 の回路 第 5 図

代理人 弁理士 鈴 木 敏







TEST0 R

テスト制御信号発生回路 第 6 図

## 手統補正書 (自発)

亚麻 金元12.22日

### 特許庁長官殿

- 1. 事件の表示 特願平1-51963号
- 2. 発明の名称 出 カ 回 路
- 3. 補正をする者

事件との関係 特許出願人

在 所 東京都港区虎ノ門1丁目7番12号名 称 (029) 沖電気工業株式会社

代表者 小杉信光

4. 代 理 人

住 所 東京都港区之浦4丁目10番3号

沖電気工業株式会社内

氏名 (8892)弁理士 鈴 木 敏 明

電話(454)2111 大代表

5. 補正の対象 明細書の「発明の詳細な説明」の編及び図面

方式 ③



- 6. 梯正の内容
- (1) 明細書第8頁第10行の「及び」を削除する。
- (2) 明細音第11頁第15行の「第6図は」を、「第6図に一例として」と補正する。
- (8) 明細書第11頁第16行の「回路図である。」を、 「回路図を示す。」と補正する。
- (4) 明細書第13頁第5行と第6行の間に、『さて、 第1図の回路の説明にもどる。』を挿入する。
- (5) 明細書第18頁第18行~第19行の「出力回路は、ドライバ制御回路10、」を、「出力回路においては、ドライバ制御回路10と、」と補正する。
- (8) 明細書第14頁第1行の『トランジスタ29』を、 「トランジスタ29と』と補正する。
- (7) 明細書第14頁の第2表の下に「注)×はH、 Lいずれでもよい事を示す。」を挿入する。
- (8) 明細音第15頁第6行と第7行の間に、以下の通り挿入する。

「このとき、ドライバ制御回路10はD<sub>OE</sub>を入力 とするインバータとして、また複合ゲート21は a<sub>1</sub> 及び a<sub>2</sub> を入力とする 2 入力 N A N D ゲート として、複合ゲート22は c<sub>1</sub> 及び c<sub>2</sub> を入力とする2人力NORゲートとしてそれぞれ働らく。

この結果、出力回路 2 0 はテスト機能がないトライステートドライブ回路と同じ動作をすることになる。」

- (9) 明細書第18頁第17行の「 c 2 が ハ イ レ ベ ル 『H】」を、「 d 1 がローレベル『L』」と補正する。
- (10)明細書第17頁第17行~第18頁第1行の「このように、……ことになる。」を削除する。
- (11)明細書第18頁第15行の「ところで、」を、「このようにゲートの設数を減らせるのは次の理由による。」と補正する。
- (12)明細書第18頁第1行の「回路 60の接続端子」 を、「回路 60の入力にあたる接続端子」と補正する。
- (18)明細書第19頁第11行~第20頁第4行の「本発明では、……になる。」を以下の通り補正する。


「本発明では以下の点に注目した。即ち第2図において、テストの間出力ドライブ回路 80の接続


端子Qを強制的にローレベル『L』にしておくと、PHOSトランジスタ 8 5 及び NMOSトランジスタ 8 6 はいずれもオフになることを利用して、接続端子 Qの直前及び各トランジスタ 8 5、8 6のゲート電極の直前の 3 か所にテスト制御信号 R、S及びTにより制御されるテスト制御回路を設けて第 1 図の回路を得た。


第1図の回路においては、例えばPNOSトランジスタ24のゲートと2入力NANDとの間に設けられたテスト制御回路である複合ゲート21は、ハイレベル『H』のテストのときにのみ、PNOSトランジスタ24のゲートを強制的にローレベル『L』にするだけでよいことになる。」

(14)図面の第1図、第2図及び第4図を、別紙補 正図面の通り補正する。

以上







複合ゲート 11 の回路 第 4 図